Moore’s Law is Dead’den sızan bilgilere göre, AMD’nin bir sonraki nesil Zen 6 “Medusa Ridge” işlemcileri, 12 çekirdekli CCD’leri kullanabilir. Bu, AMD’nin bir sonraki nesil Ryzen işlemcileriyle çekirdek sayısını büyük ölçüde artırma amacında olduğu anlamına gelmektedir. AMD, Ryzen 9’un standart tasarım şemasını iki CCD ile sürdürürse, bir sonraki nesil AMD Ryzen 9 işlemcileri toplamda 24 çekirdeğe sahip olabilir.

Bu yeni 12 çekirdekli Zen 6 CCD’lerin AMD’nin bir sonraki nesil işlemci serisinde kullanılacağı bildiriliyor. Bu işlemciler, bir sonraki nesil EPYC (Venedik) işlemcilerinde ve ayrıca Medusa Point/Medusa Halo mobil işlemcilerinde kullanılacak. Bu, AMD’nin Zen 6 CCD tasarımını daha geniş bir işlemci yelpazesinde yeniden kullanmasına izin vererek üretim hacimlerini artıracak ve çip tasarım maliyetlerini azaltacaktır.

AMD, bu 12 çekirdekli Zen 6 CCD işlemcileri üretmek için TSMC’nin 3nm litografik düğümünü kullanacak. Şu anda bu CCD’lerin ne kadar önbelleğe sahip olacağı bilinmiyor. AMD, çekirdek başına 4MB L3 önbelleği sağlamaya devam ederse, yeni 12 çekirdekli AMD CCD’leri (V-Cache olmadan) 48MB L3 önbelleğe sahip olacak, bu da AMD’nin Zen 5’ten 8 çekirdekli CCD’lerine göre %50 daha fazla demektir. Ancak, bu artırılmış önbellek boyutu sadece bir tahminken, AMD’nin Zen 6 CPU’ları için farklı bir yönde ilerleyebileceği göz önünde bulundurulmalıdır.

Önceki sızıntıların öne sürdüğü gibi, AMD Zen 6 işlemcileri CPU CCD’leri ve IO kristalleri arasında yeni bir bağlantı kullanacak. Moore’s Law is Dead, AMD’nin kullanıcılar için daha yüksek bant genişliği/daha düşük gecikme bağlantısı sağlayan bir silikon interposer kullanacağını iddia ediyor. Bu, bellek gecikmelerini azaltmalı, CCD’ler arasındaki bant genişliğini artırmalı ve AMD’nin Zen 6 işlemci performansını artırmasına yardımcı olmalıdır.

12 çekirdekli CCD’lerle birlikte, bir sonraki nesil AMD Ryzen işlemcilerin daha fazla çekirdeğe sahip olması bekleniyor. Bu, AMD’nin çoklu iş parçacığı performansını önemli ölçüde artıracaktır. Yeni ara bağlantılar ayrıca, bazı iş yüklerinde çok çekirdekli CCD işlemcilerin performansında ortaya çıkan problemleri hafifleten, daha düşük gecikmeler ve artırılmış çip arası bant genişliği sağlayarak AMD’nin çift çekirdekli CCD çiplerinin performansını artırmasına da yardımcı olmalıdır.